Introducción a los Circuitos Integrados



Descargar 31,42 Kb.
Fecha de conversión13.01.2017
Tamaño31,42 Kb.

Introducción a los Circuitos Integrados

  • Victor Grimblatt
  • Managing Director
  • Synopsys Chile R&D Center

Circuito Integrado

  • ?

Circuito Integrado

  • Circuito: Conjunto de conductores que recorre una corriente eléctrica, y en el cual hay generalmente intercalados aparatos productores o consumidores de esta corriente.
  • Circuito integrado: Combinación de elementos de circuito miniaturizados que se alojan en un único soporte o chip, generalmente de silicio.
  • Fuente: Diccionario de la Real Academia Española (www.rae.es)

Circuito Integrado

  • Circuito integrado: Conjunto de transistores y circuitos eléctricos construidos sobre un mismo cristal. Los circuitos integrados actuales no miden más de un centímetro de largo y pueden contener millones de transistores.
  • Fuente: Diccionario de la Real Academia Española (www.rae.es)

Algunas Definiciones

  • MSI: Medium Scale Integration, tipo de integración de chip capaz de albergar entre 10 y 500 transistores.
  • LSI: Large Scale Integration, tipo de integración de chip capaz de albergar entre 1.000 y 10.000 transistores.
  • VLSI: Very Large Scale Integration, tipo de integración de chip capaz de albergar sobre 100.000 transistores.
  • ULSI: Ultra Large Scale Integration, tipo de integración de chip capaz de albergar sobre 10.000 circuitos.
  • Hoy en día VLSI y ULSI se confunden

Die

  • die
  • wafer

Algunas Definiciones

  • Die Size: Describe erróneamente el tamaño menor de los transistores en el chip. Corresponde al largo y ancho del circuito en la oblea de silicio.
  • ASIC: Application Specific Integrated Circuit, circuito diseñado para una aplicación específica en oposición a los circuitos de propósito general como los microprocesadores. El uso de ASICs como componentes en los dispositivos electrónicos permite mejorar el rendimiento, reducir el consumo de potencia, mejorar la seguridad y reducir los costos .

Algunas Definiciones

  • Síntesis lógica es el procesos por el cual las descripciones algorítmicas de circuitos son convertidas en un diseño de hardware. Ejemplos de este proceso incluyen la síntesis de Lenguajes de Descripción de Hardware (HDL) tales como VHDL y Verilog. El resultado de un proceso de síntesis puede ser un PAL, un FPGA o un ASIC.
  • Compilador de silicio es un software que a partir de una especificación del usuario genera un circuito integrado.

El Primer Computador

ENIAC – El Primer Computador Electrónico (1946)

El Primer Transistor

  • Bell Labs, 1948

El Primer Circuito Integrado

  • Lógica bipolar
  • 1960
  • ECL 3-input Gate
  • Motorola 1966

Microprocesador 4004 - Intel

  • 1971
  • 1000 transistores
  • 1 MHz operación

Microprocesador Pentium IV - Intel

Ley de Moore

  • En 1965, Gordon Moore, co-fundador de Intel observó que el número de transistores en un chip se duplicaba cada 18 a 24 meses.
  • A partir de esta observación predijo que la tecnología de semiconductores duplicaría su efectividad cada 18 meses.

Ley de Moore

  • Fuente: Electronics, 19 Abril, 1965

Ley de Moore

Número de Transistores

  • 1,000,000
  • 100,000
  • 10,000
  • 1,000
  • 10
  • 100
  • 1
  • 1975
  • 1980
  • 1985
  • 1990
  • 1995
  • 2000
  • 2005
  • 2010
  • 8086
  • 80286
  • i386
  • i486
  • Pentium®
  • Pentium® Pro
  • K
  • Fuente: Intel
  • Proyectado
  • Pentium® II
  • Pentium® III

Ley de Moore en Microprocesadores

  • 8008
  • 8080
  • 8085
  • 8086
  • 286
  • 386
  • 486
  • Pentium® proc
  • P6
  • 0.001
  • 0.01
  • 0.1
  • 1
  • 10
  • 100
  • 1000
  • 1970
  • 1980
  • 1990
  • 2000
  • 2010
  • Año
  • Transistores (MT)
  • Duplicación en 1.96 años!
  • 4004
  • El número de transistores en microprocesadores se duplica cada dos años
  • Fuente: Intel

Crecimiento del Die Size

  • 4004
  • 8008
  • 8080
  • 8085
  • 8086
  • 286
  • 386
  • 486
  • Pentium ® proc
  • P6
  • 1
  • 10
  • 100
  • 1970
  • 1980
  • 1990
  • 2000
  • 2010
  • Die size (mm)
  • ~7% crecimiento por año
  • ~2X crecimiento en 10 años
  • Die size crece 14% para satisfacer la ley de Moore
  • Fuente: Intel

Frecuencia

  • P6
  • Pentium ® proc
  • 486
  • 386
  • 286
  • 8086
  • 8085
  • 8080
  • 8008
  • 4004
  • 0.1
  • 1
  • 10
  • 100
  • 1000
  • 10000
  • 1970
  • 1980
  • 1990
  • 2000
  • 2010
  • Frecuencia (Mhz)
  • La frecuencia en microprocesadores se duplica cada 2 años
  • Se duplica cada 2 años
  • Fuente: Intel

Disipación de Potencia

  • P6
  • Pentium ® proc
  • 486
  • 386
  • 286
  • 8086
  • 8085
  • 8080
  • 8008
  • 4004
  • 0.1
  • 1
  • 10
  • 100
  • 1971
  • 1974
  • 1978
  • 1985
  • 1992
  • 2000
  • Potencia (Watts)
  • La potencia de los microprocesadores continua creciendo
  • Fuente: Intel

Densidad de Potencia

  • 4004
  • 8008
  • 8080
  • 8085
  • 8086
  • 286
  • 386
  • 486
  • Pentium® proc
  • P6
  • 1
  • 10
  • 100
  • 1000
  • 10000
  • 1970
  • 1980
  • 1990
  • 2000
  • 2010
  • Densidad de Potencia (W/cm2)
  • Plato caliente
  • Reactor
  • Nuclear
  • La densidad de potencia es muy alta para mantener la juntura a baja Tº
  • Fuente: Intel

Sistema Inalámbrico

  • digital
  • analógico
  • A
  • D
  • FSM
  • phone
  • book
  • RTOS
  • ARQ
  • MAC
  • Control
  • Coders
  • FFT
  • Filtros
  • Algoritmos
  • cableados
  • (nivel palabra)
  • Lógica
  • (nivel bit)
  • Algoritmos de comunicación
  • Protocolos
  • Lógica cableada
  • Analógico
  • Core DSP
  • CoreP
  • Una amplia gama de componentes
  • como construimos esto???

¿Qué es un SoC?

  • ?

¿Qué es un SoC?

  • SoC es un estilo de diseño y un tipo de producto

¿Qué es un SoC?

  • Un chip diseñado con la funcionalidad “completa” de un sistema que incorpora una mezcla heterogénea de arquitecturas de proceso y de computación

¿Qué es un SoC?

  • Mezcla de CPUs, memoria, y periféricos en un chip
  • Mezcla de bloques sintetizados y bloques custom (macros hechas por hardware)
  • Para productos con restricciones de costo y time-to-market

¿Qué es un SoC?

  • Implicancias metodológicas:
    • Diseño de bloques IP usando estándares estrictos para creación y reusabilidad
    • Uso de definiciones estándares de interfaz
    • Combinación de alto nivel – “estilo ASIC” – usando flujos y herramientas estándares

SoC es

  • Del sistema al silicio en un
  • time-to-market rápido.
  • ...y un proceso.
  • System Design
  • SoC Integration
  • Fabrication
  • Qualification
  • SoC
  • Requirements
  • System control
  • and functionality
  • Interaction with other systems
  • … un producto ...
  • Soluciones para aplicaciones específicas que implementan sistemas enteros
  • general purpose processor
  • processor bus
  • DRAM
  • special function processor
  • NVM (program)
  • NVM (data)
  • peripheral bus
  • Analog / Mixed signal
  • communications
  • peripherals
  • customer
  • specific
  • DMA
  • bus interface
  • Applications
  • APIs
  • Device Drivers
  • Program and data storage
  • Interaction with real world

Impulso de SoC

  • Miniaturización
  • Consumerization
  • Dos fuerzas trabajan en conjunto en la industria electrónica:
  • Fabricantes de semiconductores deben cubrir los costos de fabricación a través de sistemas de valor agregado.
    • El dinamismo del mercado requiere:
    • time-to-market rápido
    • Bajo costo
    • Curva de aprendizaje rápida
    • Geometrias pequeñas permiten:
    • Integración de alto rendimiento

Desafíos del Diseño

  • Funcionalidad + Testabilidad
  • Retraso en cableado
  • Gestión de potencia
  • Software embebido
  • Integridad de las señales
  • Efectos RF
  • Chip híbridos
  • Packaging
  • Limites físicos
  • 1000
  • 1,000,000,000,000
  • Número de transistores

Diseño de Chips – CAD

  • Industria EDA
  • Sistemas electrónicos
  • Foundries
  • Mundo real
  • Industria de
  • semiconductores

Mayor Complejidad de Dispositivos y Contexto

  • Crecimiento exponencial de la complejidad de los dispositivos – ley de Moore.
  • Crecimiento de la complejidad de los sistemas en los cuales se utilizan los dispositivos (ej. celular).
  • Crecimiento de la productividad en diseño
  • Complejidad
  • Hay exponencialmente más transistores

Efectos Submicrón

  • Las geometrías pequeñas causan diversos efectos que eran ignorados en el pasado
    • Capacitancias de acoplamiento
    • Integridad de señales
    • Resistencia
    • Inductancia
  • Efectos DSM
  • El diseño de cada transistor es más difícil

Heterogeneidad en el Chip

  • Gran diversidad de elementos en el chip
    • Procesadores
    • Software
    • Memoria
    • Análogo
  • Más transistores hacen cosas diferentes
  • Heterogeneidad

Fuerte Presión del Mercado

  • Ventana de diseño más pequeña
  • Menor tolerancia a revisiones
  • Mayor complejidad, mayor riesgo, mayor variedad,
  • ventana más pequeña
  • Time-to-money

Productividad del Diseño

  • Dominio
  • específico
  • Comportamental
  • RTL
  • Puerta
  • Transistor
  • Puertas/semana
  • Dataquest
  • 8K – 12K
  • 2K – 10K
  • 1K – 2K
  • 100 – 200
  • 10 – 20

Flujo de Diseño

  • Floorplan
  • Síntesis
  • Síntesis lógica
  • Test (SCAN/JTAG)
  • Reducción de potencia
  • Síntesis datapath
  • CWLM
  • Lib
  • DW
  • Restricciones
  • Verificación formal
  • Verificación puertas
  • Testbench
  • Verificación RTL
  • ATPG
  • Código RTL
  • Spec
  • Selección de arquitectura
  • RTL
  • Chequeo código
  • Diseño físico
  • Análisis estático del tiempo
  • Netlist puertas
  • Información posicionamiento
  • GDSII

Flujo Simplificado

  • HDL
  • Síntesis RTL
  • Netlist
  • Optimización lógica
  • Netlist
  • Diseño físico
  • Layout
  • Diseño manual
  • Generador de módulos
  • Librería

Diseño Manual

  • Nivel compuerta (100 compuertas / semana)
  • Nivel transistor (10 – 20 compuertas / semana)
  • Excesivamente caro (costo y tiempo)
  • Usado para
    • Analógico
    • Biblioteca de compuertas
    • Datapath en diseños de alto rendimiento

Generador de Módulos

  • Generadores parametrizables de layout
  • Generalmente usados en
    • Memorias
    • PLA
    • Register files
  • Ocasionalmente usados para
    • Multiplicadores
    • Datapath de propósito general
    • Datapaths en diseños de alto rendimiento

Biblioteca

  • Contiene por cada celda
    • Información funcional
    • Información temporal
    • Información física (área)
    • Características de potencia
    • Modelos de simulación

HDL a Nivel RTL

  • module foobar (q,clk,s,a,b);
  • input clk, s, a, b;
  • output q;req q; reg d;
  • always @(a or b or s) // mux
  • begin
  • if(!s)
  • d = a;
  • else if(s)
  • d = b;
  • else
  • d = ‘bx
  • end //always
  • always @(clk) // latch
  • begin
  • if(clk == 1)
  • q = d;
  • else if(clk !== 0))
  • q = ‘bxb;
  • end //always
  • End module

RTL

  • Implícitamente estructural
    • Los registros y su interconectividad están definidos
    • El comportamiento clock-to-clock está definido
    • Solo la lógica de control de transferencia es sintetizada
  • Mejoras posibles

Sintesis RTL

  • module foobar (q,clk,s,a,b);
  • input clk, s, a, b;
  • output q;req q; reg d;
  • always @(a or b or s) // mux
  • begin
  • if(!s)
  • d = a;
  • else if(s)
  • d = b;
  • else
  • d = ‘bx
  • end //always
  • HDL
  • Netlist
  • Sintesis
  • RTL

Optimización Lógica

  • Realiza transformaciones y optimizaciones
    • Transformación grafos estructurados
    • Transformaciones booleanas
    • Mapeo en una librería física

Diseño Físico

  • Transforma circuitos secuenciales en circuitos físicos
    • Posiciona componentes
    • Rutea
    • Transforma en mascaras
  • O FPGA
    • Posiciona tablas look-up
    • Rutea

Layout en Celdas Estándares

Gate Array

Optimización Lógica Combinatoria

  • Entradas
    • Red booleana inicial
    • Caracterización temporal del módulo
      • Tiempo de llegada de entradas
      • Factores de carga
    • Objetivos de optimización
      • Tiempos requeridos
      • Superficie
    • Descripción librería a usar
  • Salida
    • Netlist con área mínima que cumple con los tiempos requeridos
  • Problema Complejo

Flujo de Diseño RTL

  • Netlist
  • Netlist
  • Biblioteca
  • Optimización
  • lógica
  • Independiente
  • tecnología
  • Dependiente
  • tecnología
  • Opt. Lógica
  • 2 niveles
  • Opt. Lógica
  • multinivel
  • Biblioteca

Optimización 2 Niveles

  • Eficiente y madura
  • Fundamentos teóricos para la optimización lógica multinivel
  • Usada directamente para PLA y PLD
  • Usada como subrutina en optimización multinivel
  • “Logic Minimization Algorithms for VLSi Synthesis”, Robert King Brayton, Alberto L. Sangiovanni-Vincentelli, Curtis T. McMullen, Gary D. Hachtel, Agosto 1984

Nueva Metodología

  • Divide la optimización lógica en dos problemas
    • Optimización independiente de la tecnología
      • Determina la estructura lógica general
      • Estima costos independientes de la tecnología
    • Optimización dependiente de la tecnología
      • Mapea en puertas de la biblioteca

Optimización Independiente de la Tecnología

  • Minimiza las funciones lógicas (2 niveles)
  • Busca subexpresiones comunes
  • Sustituye una expresión dentro de la otra
  • Factoriza funciones simples
  • f=ac+ad+bc+bd+a!e (suma de productos)
  • =(a+b)(c+d)+a!e (forma factorizada)

Técnicas de Optimización

  • Independientes
    • Two-level minimization
    • Selective collapsing
    • Algebraic decomposition
    • Restructuring for timing
    • Redundancy removal
    • Transduction
    • Global-flow
  • Dependientes
    • Tree covering
    • Load buffering
    • Rule-based mapping
    • Signature analysis
    • Inverter phase assignment
    • Discrete sizing

Síntesis Comportamental

  • HDL
  • Síntesis RTL
  • Netlist
  • Optimización lógica
  • Netlist
  • Diseño físico
  • Layout
  • Librería
  • Síntesis Comportamental
  • HDL

Nivel Comportamental

  • Una descripción comportamental es siempre funcional
  • Relaciones temporales son expresadas como precedencias
  • Una micro arquitectura completa es sintetizada a partir de una descripción comportamental

Elementos Claves

  • Asignación automática de recursos
  • Ordenamiento cronológico (scheduling)

Características Sintesis Comportamental

  • Ordenamiento de operaciones (scheduling)
  • Inferencia de memoria
  • Asignación de recursos
  • Uso de componentes pipeline
  • Lazos de pipeline
  • Generación automática de autómatas de estado finito para control

Beneficios Diseño Comportamental

  • Abstracción
    • Especifica funcionalidad en vez de implementación
    • Simulación rápida
    • Diseño a nivel sistema
    • Mejor calidad de resultado
    • Generación automática de FSM

Estado del Arte

  • Síntesis RTL madura y usada para diseño de chips
  • Síntesis comportamental menos madura

Y Ahora Que?

  • ?

Síntesis de Sistemas

  • Diseños son heterogéneos
  • y atraviesan los dominios del
  • control y flujo de datos en
  • forma arbitraria
  • Diseños deben ser modelados
  • en lenguajes estándares y
  • gráficos con consistencia
  • entre dominios y niveles de
  • abstracción
  • HW
  • Diseño de altos niveles de
  • abstracción
  • Reuso debe ser considerado a
  • altos niveles de abstracción
  • Necesita mezclar C, C++,
  • Verilog y VHDL
  • SW
  • Integrado antes en el proceso
  • de diseño
  • Evaluación rápida de partición
  • HW/SW
  • Reuso de código debe ser
  • considerada

Estado de la Sintesis de Sistemas

  • Ha fallado aun más que la síntesis comportamental
    • Más inversión que para comportamental
    • Menos retorno que comportamental
  • Problemas
    • Cual es el lenguaje de diseño?
    • Partición HW/SW
    • Generación automática de HW/SW a partir de la descripción

Preguntas

  • ?


La base de datos está protegida por derechos de autor ©absta.info 2016
enviar mensaje

    Página principal